UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20484

内部プルアップ/プルダウン抵抗の強さ、キーパー (バス保持) 回路の値

説明

ザイリンクス I/O の内部プルアップ/プルダウン抵抗の強さ、キーパー (バス保持) 回路の値を教えてください。

ソリューション

キーパー回路では、SelectIO ブロックで個別にイネーブルにすることが可能な同じプルアップおよびプルダウン抵抗が使用されます。 

これらのプルアップ/プルダウン抵抗の強さは、通常ザイリンクス デバイス ファミリのDC 特性およびスイッチ特性データシートに VCCO 電圧レベルに基づく電流値として定義されています (DC 特性および AC 特性についてのデバイス データシートで IRPD と IRPU を検索)。

注記 : Spartan-3 ファミリでは、これらの内部プルアップ/プルダウンの強さに関する追加情報が (ザイリンクス アンサー 19024) に記載されています。CoolRunner-II ファミリの場合は、(ザイリンクス アンサー 16851) を参照してください。

AR# 20484
日付 04/29/2014
ステータス アクティブ
種類 一般
デバイス
  • SoC
  • FPGA Device Families
  • CPLD Device Families
  • Mature Products
このページをブックマークに追加