UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20505

コンフィギュレーション - CCLK のデフォルト周波数

説明

FPGA がマスタ モードに設定されているときの CCLK 周波数のデフォルト値を教えてください。

ソリューション

CCLK は、BitGen オプションで設定される 「コンフィギュレーション レート」 に基づいた高速な周波数に切り替わる、約 2MHz で開始します。
AR# 20505
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加