UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20561

LogiCORE PCI Express - PCI Express コアを使用する場合に BAR とその他のコンフィギュレーション空間の設定を確認する方法

説明

キーワード : PCI, express, user, BAR, back end, internal, access, ユーザー, バックエンド, 内部, アクセス

重要度 : 標準

概要 :
アクセスされているメモリ領域をデコードするため、BAR0、BAR1、BAR2 の値が必要です。 3 つのメモリ領域のうちどの領域にアクセスされているか、ユーザー ロジックでデコードする方法を教えてください。

ソリューション

BAR は、コンフィギュレーション インターフェイスを介して読み込まれます。 コンフィギュレーション空間にレジスタを読み込む方法については、『PCIe Design Guide』の「Accessing Additional Registers Through the Configuration Port」を参照してください。 図 4-14 の「Example Configuration Space Access」は、波形を示しています。

cfg_dwaddr ポートを使用して、BAR に対して DWORD アドレスを供給すると、次のサイクルでコアにより cfg_do に値が送られます。 これらのアドレスは、バイトではなく、DWORDS として示す必要があります。

BAR0 の場合、04h (10h がバイト アドレス) にアドレス指定され、BAR1 の場合は 05h (14h がバイト アドレス) にアドレス指定されます。

BAR を読み込むには、BAR レジスタを継続して読み込み、その情報をユーザー アプリケーションに反映するステート マシンを作成してください。 操作中のいずれかの時点で、ホスト リソースによりアドレス空間が割り当て直されることがあるため、読み込みは継続して行う必要があります。

参考文献 : 『LogiCORE PCI Express v2.0 Design Guide - UG040 (2.0)』 2003 年 10 月 10 日付
AR# 20561
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加