UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20694

Virtex-4 スピード仕様 - グローバル クロック ライン遅延が Virtex-II/-II Pro よりも大きいのは、 予測された結果か。

説明

キーワード : global, clock, delay, Virtex-II Pro, グローバル, クロック, 遅延

重要度 : 標準

概要 :
Virtex-4 と Virtex-II Pro のタイミング レポートを比較してみました。

Virtex-4 15, Speed grade:11
+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

Timing constraint: OFFSET = OUT 5.100 nS AFTER COMP "clk_ibufg" ;

8 items analyzed, 8 timing errors detected.
Minimum allowable offset is 7.036ns.
--------------------------------------------------------------------------------
Slack: -1.936ns (requirement - (clock arrival + clock path + data path + uncertainty))
Source: Mshreg_qg<3>_3 (FF)
Destination: qg<3> (PAD)
Source Clock: clk_ibufg_g rising at 0.000ns
Requirement: 5.100ns
Data Path Delay: 2.959ns (Levels of Logic = 1)
Clock Path Delay: 4.052ns (Levels of Logic = 2)
Clock Uncertainty: 0.025ns
Timing Improvement Wizard
Clock Path: clk_ibufg to Mshreg_qg<3>_3
Location Delay type Delay(ns) Logical Resource(s)
------------------------------------------------- -------------------
B14.I Tiopi 0.648 clk_ibufg
u_global_ibuf
BUFGCTRL_X0Y18.I0 net (fanout=1) 0.495 clk_ibufg_i
BUFGCTRL_X0Y18.O Tbgcko_O 0.265 u_global_bufg
OLOGIC_X0Y65.CLK net (fanout=16) 2.644 clk_ibufg_g
------------------------------------------------- ---------------------------
Total 4.052ns
++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

Virtex-II Pro 20, Speed Grade: 6

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++
Timing constraint: OFFSET = OUT 5.100 nS AFTER COMP "clk_ibufg" ;

8 items analyzed, 0 timing errors detected.
Minimum allowable offset is 4.816ns.
--------------------------------------------------------------------------------
Slack: 0.284ns (requirement - (clock arrival + clock path + data path + uncertainty))
Source: Mshreg_qg<5>_4 (FF)
Destination: qg<5> (PAD)
Source Clock: clk_ibufg_g rising at 0.000ns
Requirement: 5.100ns
Data Path Delay: 2.621ns (Levels of Logic = 0)
Clock Path Delay: 2.195ns (Levels of Logic = 2)
Clock Uncertainty: 0.000ns

Clock Path: clk_ibufg to Mshreg_qg<5>_4
Location Delay type Delay(ns) Logical Resource(s)
------------------------------------------------- -------------------
AB13.I Tiopi 0.866 clk_ibufg
u_global_ibuf
BUFGMUX4P.I0 net (fanout=1) 0.013 clk_ibufg_i
BUFGMUX4P.O Tgi0o 0.056 u_global_bufg
W13.OTCLK1 net (fanout=16) 1.260 clk_ibufg_g
------------------------------------------------- ---------------------------
Total 2.195ns



Virtex-4 のグローバル クロック ライン遅延は、Virtex-II Pro よりも大きいようです。また、これが原因で OFFSET OUT 制約が適用されないようです。 これは予測された結果ですか。

ソリューション

これは、予測された結果です。 Virtex-4 では、グローバル ライン遅延が大きくなります。 したがって、pad-to-pad (または clock-to-out) (DCM なし) は、Virtex-II Pro に比べて大きくなります。タイミング レポートの表示は正しいです。

メモ : 最新のスピード ファイルを使用してください。

Virtex-4 の場合、グローバル ラインは、スキューとデューティ サイクルの歪みを減らすよう設計されていますが、 このために絶対遅延 (レイテンシ) が大きくなってしまいます。

この絶対遅延を少なくするために DCM を使用できます。 DCM を使用した場合、グローバル クロック遅延はデスキューされるため、pad-to-pad (clock-to-out) の数が減ります。

次に示すのは、Virtex-4 デザインに同じ制約を設定して DCM を使用した場合のタイミング レポートです。

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++
Timing constraint: OFFSET = OUT 5.100 nS AFTER COMP "CLKIN_IN1" ;

8 items analyzed, 0 timing errors detected.
Minimum allowable offset is 3.181ns.
--------------------------------------------------------------------------------
Slack: 1.919ns (requirement - (clock arrival + clock path + data path + uncertainty))
Source: u1_Mshreg_qg<7>_2 (FF)
Destination: qg<7> (PAD)
Source Clock: CLK0_OUT rising at 0.000ns
Requirement: 5.100ns
Data Path Delay: 2.859ns (Levels of Logic = 1)
Clock Path Delay: 0.237ns (Levels of Logic = 3)
Clock Uncertainty: 0.085ns

Clock Path: CLKIN_IN1 to u1_Mshreg_qg<7>_2
Location Delay type Delay(ns) Logical Resource(s)
------------------------------------------------- -------------------
Y6.I Tiopi 0.648 CLKIN_IN1
instance_name_CLKIN_IBUFG_INST
DCM_ADV_X0Y1.CLKIN net (fanout=2) 0.986 CLKIN_IBUFG_OUT_OBUF
DCM_ADV_X0Y1.CLK0 Tdmcko_CLK -5.152 instance_name_DCM_ADV_INST
BUFGCTRL_X0Y1.I0 net (fanout=1) 0.940 instance_name_CLK0_BUF
BUFGCTRL_X0Y1.O Tbgcko_O 0.265 instance_name_CLK0_BUFG_INST
OLOGIC_X1Y29.CLK net (fanout=17) 2.550 CLK0_OUT
------------------------------------------------- ---------------------------
Total 0.237ns
-----------------------------------------------------
COMPARISON:

V2PRO clock path delay without DCM: 2.195ns
V4 clock path delay without DCM: 4.052ns
V4 clock path delay with DCM: 0.237ns
AR# 20694
日付 03/27/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加