"> AR# 20796: LogiCORE SPI-4.2 (POS-PHY L4) - SPI-4.2 コアを使用した場合の Virtex-4 エラッタ (ES デバイスのみ)

UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20796

LogiCORE SPI-4.2 (POS-PHY L4) - SPI-4.2 コアを使用した場合の Virtex-4 エラッタ (ES デバイスのみ)

説明

キーワード: CORE Generator, COREGen, level, system, packet, interface, SONET, dcm, BUFG, IBUFG, frequency, v7.0, v7.1, v7.2, v7.3, v7.4, v8.1, lite, Virtex-4, virtex4, v4, レベル, システム, パケット, インターフェイス, 周波数

高周波数モード (HF) で DCM の最大周波数を達成するには、BUFG を使用してクロック入力を DCM に接続する必要があります。 さらに、デザインを ISE 7.1i サービス パック 1 でインプリメントする必要があります。 Virtex-4 のエラッタについては、(Xilinx Answer 20529) のソリューション 1 および 4 を参照してください。

Virtex-4 デバイスをターゲットとして SPI-4.2 コアを使用している場合、次のコアとコンフィギュレーションに影響があるので注意してください。

Sink コア
- グローバル クロック コンフィギュレーションを使用したスタティック調整モード : RDClk_P/N クロック ピンに影響があります。 次のソリューションを参照してください。
ダイナミック位相調整モードは影響を受けず、グローバル クロックを使用したスタティック調整モードも影響を受けませんが、 完全な DCM の最大周波数パフォーマンスを維持するため、ISE 7.1i サービス パック 1 以降のバージョンを使用してデザインをインプリメントする必要があります。

Source コア
- DCM へのすべての入力は BUFG を介して配線されているか、DCM に高周波数モードが使用されていないため、Source コアはこのエラッタの影響を受けません。
完全な DCM の最大周波数パフォーマンスを維持するため、ISE 7.1i サービス パック 1 以降のバージョンを使用してデザインをインプリメントする必要があります。

ソリューション

SPI-4.2 コアがスタティック調整モードで、グローバル クロック オプションを使用している場合

1. ウェブケースを開いて、このアンサー (Xilinx Answer 20796) をリンクしてください。
2. 可能であれば、領域クロック スキーム付きのスタティック調整モードか、ダイナミック調整モードを使用してください。 それが不可能であれば、SPI-4.2 の担当者か、IP マーケティング担当者 (dean.armintrout@xilinx.com) までご連絡ください。

Sink コアの設定 (スタティックまたはダイナミック) にかかわらず、SPI-4.2 コアでは DCM が高周波数モードで使用されます。 したがって、ISE 7.1i サービス パック 1 以降を使用してデザインをインプリメントする必要があります。
AR# 20796
日付 05/03/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加