UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20805

11.1 EDK Base System Builder (BSB) - BSB で作成したデザインでユーザー /O に接続された PowerPC の JTAG 信号に対して UCF でプルアップ制約を適用する方法について

説明

キーワード : XPS, port, debug, PPC, float, pullup, ポート, デバッグ, フロート, プルアップ, フロート

Base System Builder を使用して作成したデザインで、PowerPC の JTAG 信号をユーザー I/O に接続した場合、UCF では、JTAG 信号に PULLUP 制約が適用されません。 JTAG 信号への接続がない場合、これらがフロートした状態になるために問題が発生します。

ソリューション

BSB で CPU の JTAG 信号をユーザー I/O に接続するオプションを使用する場合、UCF でこれらの信号に PULLUP 制約を追加する必要があります。

たとえば、BSB で作成されたデザインで、次のユーザー I/O ポートが作成される場合

PORT fpga_0_cpudbg_0_INV_Op1_pin = fpga_0_cpudbg_0_INV_Op1, DIR = INPUT, VEC = [0:0]
PORT fpga_0_ppc405_0_C405JTGTDO_pin = fpga_0_ppc405_0_C405JTGTDO, DIR = OUTPUT
PORT fpga_0_ppc405_0_JTGC405TDI_pin = fpga_0_ppc405_0_JTGC405TDI, DIR = INPUT
PORT fpga_0_ppc405_0_JTGC405TCK_pin = fpga_0_ppc405_0_JTGC405TCK, DIR = INPUT
PORT fpga_0_ppc405_0_JTGC405TMS_pin = fpga_0_ppc405_0_JTGC405TMS, DIR = INPUT
PORT fpga_0_ppc405_0_JTGC405TRSTNEG_pin = fpga_0_ppc405_0_JTGC405TRSTNEG, DIR = INPUT

データ ディレクトリにある sysmem.ucf で次のように制約を追加します。

Net fpga_0_cpudbg_0_INV_Op1_pin PULLUP;

Net fpga_0_ppc405_0_JTGC405TDI_pin PULLUP;
Net fpga_0_ppc405_0_JTGC405TCK_pin PULLUP;
Net fpga_0_ppc405_0_JTGC405TMS_pin PULLUP;
Net fpga_0_ppc405_0_JTGC405TRSTNEG_pin PULLUP;


AR# 20805
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加