UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20819

7.1i EDK SP2 opb_spi_v1_00_c - マスタ モードでデータとクロックが同時に変化すると SPI のクロックでグリッチが発生する

説明

キーワード : opb spi, opb_ spi, alignment, OPB SPI,MicroBlaze, PPC, EDK, processor IP, SPISEL, opb_spi ver C, アライメント, IP プロセッサ

重要度 : 標準

概要 :
マスタ モードでは、クロック エッジで変化するデータが駆動されます。 このため、ダウンストリームの SPI デバイスでデータ アライメントに問題が生じます。

ソリューション

この問題は、マスタのローカル スレーブ セレクト (SPISEL) が駆動されていない場合に発生します。 この問題を回避するには、MHS または上位デザインで、信号を 「net_vcc」 に割り当て、ローカル スレーブ セレクトを論理 1 に駆動してください。
AR# 20819
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加