UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20893

6.3 EDK - 「ERROR:MDT ../../mii_to_rmii_v2_1_0.mpd RANGE DRC is not performed」というエラー メッセージが表示される

説明

キーワード : ISE XPS, PARAMETER, Gmm12.3+1, パラメータ

重要度 : 高

概要 :
MII_RMII ペリフェラルを使用したデザインで、 XPS のNetlist を生成すると、PlatGen で次のようなエラー メッセージが表示されます。

"ERROR:MDT -
C:\%EDK%\hw\XilinxProcessorIPLib\pcores\mii_to_rmii_v1_00_b\data\mii_to_rmii_
v2_1_0.mpd:30 - Can not compute RANGE ('0:1'), as specified in MPD, for
PARAMETER C_FIXED_SPEED. RANGE DRC is not performed
ERROR:MDT -
C:\%EDK%\hw\XilinxProcessorIPLib\pcores\mii_to_rmii_v1_00_b\data\mii_to_rmii_
v2_1_0.mpd:31 - Can not compute RANGE ('0:1'), as specified in MPD, for
PARAMETER C_SPEED_100. RANGE DRC is not performed

Running UPDATE Tcl procedures for OPTION PLATGEN_SYSLEVEL_UPDATE_PROC...
ERROR:MDT - platgen failed with errors!
make: *** [implementation/ppc405_0_wrapper.ngc] Error 2
Done."

この問題の回避策を教えてください。

ソリューション

MPD ファイルのコアのパラメータ範囲の構文に問題があります。

この問題を解決するには、まず、MPD ファイルを開き、 次の行を検索します。

## Generics for VHDL or Parameters for Verilog
PARAMETER C_FIXED_SPEED = 1, DT = std_logic, RANGE = ('0:1')
PARAMETER C_SPEED_100 = 1, DT = std_logic, RANGE = ('0:1')

これを次のように変更してください。

## Generics for VHDL or Parameters for Verilog
PARAMETER C_FIXED_SPEED = 1, DT = std_logic, RANGE = (0:1)
PARAMETER C_SPEED_100 = 1, DT = std_logic, RANGE = (0:1)
AR# 20893
日付 04/12/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加