UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20896

6.3 EDK - BSB (Base System Builder) で生成された UCF の制約が、ザイリンクスが推奨する構文と異なる

説明

キーワード : EDK, BSB, UCF, period, constraint, ピリオド, 制約

重要度 : 標準

概要 :
BSB (Base System Builder) で生成された UCF の制約は、ザイリンクスが推奨する構文と異なります。

ソリューション

1

MAP の際に、BSB で生成された UCF ファイルに設定されたクロック ピリオド制約が無視される場合があります。 現在使用されている構文は、ザイリンクスが推奨する構文ではありません。 UCF ファイルの構文を変更し、BSB で生成したデザインに対応させてください。

変更前の構文 :

NET clock_in PERIOD 10000 ps;


変更後の構文 :

NET clock_in TNM_NET = clock_in;
TIMESPEC TS_clock_in = PERIOD clock_in 10000 ps;

2

この問題は、最新版の 7.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、7.1i サービス パック 1 以降に含まれます。
AR# 20896
日付 04/12/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加