UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20897

LogiCORE PCI/PCI-X - Synplicity でラッパ ファイルから IDELAYCTRL が削除される

説明

キーワード : IDELAYCTRL, pcim_lc_66_3_r, pcim_lc_33_3_r, pcix_lc_64ng, XPCI_IDC0, XPCI_ID1, XPCI_ID2

重要度 : 標準

概要 :
Virtex-4 PCI および PCI-X デザインには、IDELAYCTRL モジュールを使用するものがあります。 これは、コアのラッパ ファイルでインスタンシエートされます。 たとえば、pcim_lc_66_3_r.v (vhd) または pcix_lc_64ng.v (vhd) ファイルにあります。 インスタンシエーションは、次のようになります。

Verilog:

IDELAYCTRL XPCI_IDC0 (.RDY(),.REFCLK(REFCLK),.RST(REFRST));
IDELAYCTRL XPCI_IDC1 (.RDY(),.REFCLK(REFCLK),.RST(REFRST));
IDELAYCTRL XPCI_IDC2 (.RDY(),.REFCLK(REFCLK),.RST(REFRST));

VHDL:
XPCI_IDC0 : IDELAYCTRL port map
( RDY => OPEN, REFCLK => REFCLK, RST => REFRST );

XPCI_IDC1 : IDELAYCTRL port map
( RDY => OPEN, REFCLK => REFCLK, RST => REFRST );

XPCI_IDC2 : IDELAYCTRL port map
( RDY => OPEN, REFCLK => REFCLK, RST => REFRST );

このモジュールの RDY 出力が接続されていないため、Synplify では、デザインからモジュールが削除されます。

ソリューション

IDELAYCTRL モジュールは、出力を接続せずに使用できます。 syn_noprune 属性を使用し、この問題を回避できます。 次が含まれるようにラッパ ファイルを修正してください。

Verilog
IDELAYCTRL XPCI_IDC0 (.RDY(),.REFCLK(REFCLK),.RST(REFRST)) /* synthesis syn_noprune=1 */;
IDELAYCTRL XPCI_IDC1 (.RDY(),.REFCLK(REFCLK),.RST(REFRST)) /* synthesis syn_noprune=1 */;
IDELAYCTRL XPCI_IDC2 (.RDY(),.REFCLK(REFCLK),.RST(REFRST)) /* synthesis syn_noprune=1 */;

VHDL
次を architecture 宣言の後、begin 宣言文の前に貼り付けます。

attribute syn_noprune : boolean;
attribute syn_noprune of XPCI_IDC0 : label is true;
attribute syn_noprune of XPCI_IDC1 : label is true;
attribute syn_noprune of XPCI_IDC2 : label is true;

AR# 20897
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加