UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20900

LogiCORE MAC FIR v5.1 - MAC FIR をデシメーション フィルタとして使用するとリセット後に RFD 信号がアサートされない理由

説明

キーワード : CORE Generator, CORE Generator, behavioral simulation, timing, ビヘイビア シミュレーション, タイミング

MAC FIR をデシメーション フィルタとして使用すると、リセット後に RFD 信号がアサートされないのはなぜですか。

MAC FIR コアは、FIR Compiler に代わりました。FIR Compiler は新しい Virtex-4 デザインすべてに使用される必要があります。

同じ問題は、次のアーキテクチャをターゲットとする MAC ベースの FIR フィルタの FIR Compiler でも発生します。

Virtex-II、Virtex-II Pro、Spartan-3、Spartan-3E、Spartan-3A

ソリューション

データシートでは、リセットが非同期とありますが、コアに問題があるため、マルチサイクルの同期リセットを使用する必要があります。

この問題は次のいずれかの方法で回避できます。

(ソリューション 1 を推奨します)
1. コアの制御信号が点滅するまでリセットを押します。リセット パルス幅 = デシメーション レート * チャネル数です。
たとえば、デシメーション レート = 12 で、チャネル数 = 10 の場合、リセット パルス幅は 12*10 = 120 クロック サイクルです。

2. コアがデータを処理していない場合は、リセットのみを使用します。この場合 RDF 信号がコアによりアサートされ、リセットが終了するまで ND 信号がディアサートされるのを待つ必要があります。

3. リセットがスタートアップ中の場合、リセットが終了し、RFF がアサートされるまで、ND をディアサートにしたままにする必要があります。
AR# 20900
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加