UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20919

8.2i CORE Generator - IP の readme.txt ファイルに含まれている V および VHD ファイルのジェネリック情報はリファレンス デザインに適用されない

説明

キーワード : TEMAC, Tri-mode, Ethernet, MAC, readme, IP, Aurora, wrapper, HDL, simulation, イーサネット, リファレンス, ラッパ, シミュレーション重要度 : 標準

IP コア生成の最後で、新規コアに対して <IP-name>_README.txt ファイルが生成されます。 README ファイルには、コアに対して生成される各種ファイルがリストされ、そのファイルの用途が記載されています。 V ファイルおよび VHD ファイルにリストされている情報は、リファレンス デザインに適用されますか。

また、 README ファイルには、「Verilog (or VHDL) wrapper file provided to support functional simulation. This file contains simulation model customization data that is passed to a parameterized simulation model for the core. (論理シミュレーションをサポートするため Verilog または VHDL ラッパ ファイルが提供されます。このファイルには、シミュレーション モデルのカスタマイズ データが含まれ、コア用にパラメータ指定されたシミュレーション モデルに渡されます。)」とあります。

ソリューション

この情報は、リファレンス デザインには適用されません。 メッセージは、一般的に CORE Generator により生成された V ファイルまたは VHD ファイルに適用されます。 ただし、Tri-Mode Ethernet MAC や Aurora などのリファレンス デザインの場合、複数の Verilog または VHDL デザイン ファイルを含む完全なデザインが提供されます。 これらのリファレンス デザインでは、V ファイルまたは VHD ファイルは、シミュレーションだけではなく、合成を目的としています。
AR# 20919
日付 04/08/2009
ステータス アーカイブ
種類 一般
このページをブックマークに追加