UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20922

7.1i XST - Verilog パート選択が使用されると、不正なロジックが生成される

説明

キーワード : variable, 変数

XST では、すべての指数が範囲外であったとしても計算されるため、不正なロジックが作成され、間違った警告メッセージが表示されます。

ソリューション

この問題は、最新版の 7.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://japan.xilinx.com/xlnx/xil_sw_updates_home.jsp
この修正は 7.1i サービス パック 2 以降に含まれます。
AR# 20922
日付 12/16/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加