UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20945

MIG 007 Rel5 - user_rst_dqs_div のアサート/ディアサートとユーザー ガイドの図 4-3 について

説明

キーワード : user_rst_dqs_div, signal, rel5, 信号

rst_dqs_div 信号のタイミングは、MIG 007 rel5 ユーザー ガイドの図 4-3 と同じである必要がありますか。

ソリューション

rst_dqs_div は、FIFO が読み込み中にデータをキャプチャする際にライト イネーブル信号を生成するための信号です。 このため、この信号のタイミングは重要で、ユーザー ガイドのタイミング図と同じである必要があります。 rst_dqs_div 信号が早くアサートされてしまうと、グリッチのためにエラーを含むデータがキャプチャされます。 rst_dqs_div 信号が早くディアサートされてしまうと、データの一部がレジスタに入力されません。
AR# 20945
日付 04/06/2009
ステータス アーカイブ
種類 一般
このページをブックマークに追加