UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20964

12.1 既知の問題 - タイミング - パスのクロック到達時間が間違っている

説明

タイミング解析を実行すると、デスティネーション クロックのクロック到達時間が間違っているため、存在しないと思われるタイミング エラーが報告されます。

ソース クロック到達時間は正しく計算されています。

TIMESPEC PHASE + PERIOD/2 = 1.67 (UCF を参照) + 2.5 = 4.170 ns

デスティネーション クロック到達時間は、1/2 周期分ずれています。正しい到達時間は次のようになります。

TIMESPEC PHASE + DCM PHASE_SHIFT + PERIOD/2 = 4.625 + 1.288 + 2.5 = 8.413 ns

「PERIOD/2」の部分が無視されていて次のように計算されています。

TIMESPEC PHASE + DCM PHASE SHIFT = 4.625 + 1.288 = 5.913

なぜタイミング解析ツールで間違ったクロック エッジが計算されるのですか。またいつこれは修正されますか。

ソリューション

このケースには、次のように、互いに関連している複数の制約があります・

TS_A = 5ns;

TS_B = TS_A / 2 + PHASE 4.625;

TS_C = TS_B * 2 + PHASE 1.289;

この問題を回避するには、TS_C を TS_B ではなく TS_A に関連付けます。

この問題は、デザイン ツールの次のメジャー リリースで修正される予定です。

AR# 20964
日付 05/12/2012
ステータス アーカイブ
種類 既知の問題
このページをブックマークに追加