UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21006

Virtex-II Pro RocketIO - 関連アンサーのリスト

説明

キーワード : resolutions, Answer Records, アンサー, ソリューション

重要度 : 標準

概要 :
Virtex-II Pro RocketIO に関するアンサーを示します。

ソリューション

1

一般

(Xilinx Answer 14366) - Virtex-II Pro RocketIO - SmartModel と HSPICE モデルの相違点
(Xilinx Answer 15028) - Virtex-II Pro RocketIO - RocketIO でプリエンファシスがサポートされるか
(Xilinx Answer 15034) - Virtex-II Pro RocketIO - 内部 AC カップリングを使用できるか
(Xilinx Answer 15035) - Virtex-II Pro RocketIO - CDR ユニットの PLL はどの程度の非遷移ビットに耐えうるか (ランレングスの制限)
(Xilinx Answer 15036) - Virtex-II Pro RocketIO - CDR ユニットのランレングスを指定するようプログラムできるか
(Xilinx Answer 15037) - Virtex-II Pro RocketIO - ワイヤ ボンドまたはフリップ チップなどのパッケージのスピード制限について
(Xilinx Answer 15039) - Virtex-II Pro RocketIO - 1 つの CDR ユニットをボンディングされた複数のチャネルに使用できるか
(Xilinx Answer 15047) - Virtex-II Pro RocketIO - 周波数オフセット (ppm) とジッタ (秒) の相違点
(Xilinx Answer 15049) - Virtex-II Pro RocketIO - 8B/10B デコードが無効の場合に推奨されるエンコーディング手法
(Xilinx Answer 15052) - Virtex-II Pro RocketIO - RocketIO で自動ネゴシエーションがサポートされるか
(Xilinx Answer 15055) - Virtex-II Pro RocketIO - リファレンス クロックへの自動ロック機能
(Xilinx Answer 15064) - Virtex-II Pro RocketIO - 各トランシーバはクロック レートとは別に動作できるか
(Xilinx Answer 16170) - Virtex-II Pro RocketIO - RocketIO の温度軽減係数
(Xilinx Answer 20732) - Virtex-II Pro RocketIO Transceiver User Guide v2.5 - 8B/10B 有効データ文字表の誤植

2

論理ロジックとシミュレーション

(Xilinx Answer 13926) - Virtex-II Pro RocketIO - TXDATA から TXN/TXP および RXN/RXP から RXDATA までのレイテンシについて
(Xilinx Answer 14669) - Virtex-II Pro RocketIO - TX_BUFFER_USE および RX_BUFFER_USE が常に TRUE に設定される理由
(Xilinx Answer 14888) - Virtex-II Pro RocketIO - RX エラスティック バッファのサイズ
(Xilinx Answer 14920) - Virtex-II Pro RocketIO - RX/TX クロック誤差 (クロック コレクション) のため RX エラスティック バッファがオーバーフロー/アンダーフローしないようにする方法
(Xilinx Answer 14971) - Virtex-II Pro RocketIO - BREFCLK と RXRECCLK は FPGA 内部ロジックを駆動できるか
(Xilinx Answer 14986) - Virtex-II Pro RocketIO - POWERDOWN 信号をアサートする最小時間について
(Xilinx Answer 14994) - Virtex-II Pro RocketIO - 32 ビット データ パスで ALIGN_COMMA_MSB = TRUE に設定した場合に、コンマ アライメントをビット [31..24] で保証できない
(Xilinx Answer 15050) - Virtex-II Pro RocketIO - チャネル ボンディングのサポート
(Xilinx Answer 15051) - Virtex-II Pro RocketIO - TX FIFO はバイパスできるか
(Xilinx Answer 15053) - Virtex-II Pro RocketIO - TXKERR のアサート時に無効な K 文字が 8B/10B エンコーダに送られるとき何が転送されるか。対応するデータ ワードは代わりに転送されるか。
(Xilinx Answer 15057) - Virtex-II Pro RocketIO - REFCLK 入力の使用目的 (データ送信のみ vs 送信および受信)
(Xilinx Answer 15058) - Virtex-II Pro RocketIO - REFCLK 入力は DCM で駆動されるか
(Xilinx Answer 15059) - Virtex-II Pro RocketIO - BUFG を介した REFCLK 入力の配線について
(Xilinx Answer 15061) - Virtex-II Pro RocketIO - トランシーバの REFCLK 入力はダイナミックに変化できるか
(Xilinx Answer 15062) - Virtex-II Pro RocketIO - -2 つの異なる REFCLK を多重送信する場合に 2 つの IBUFG 出力を多重送信して USRCLK に 1 つの DCM を使用する可能性について
(Xilinx Answer 15063) - Virtex-II Pro RocketIO - 2 バイトのデータ パスを使用している場合、DCM を先行させ、USRCLK および USRCLK2 入力を REFCLK 入力で駆動することは可能か
(Xilinx Answer 15066) - Virtex-II Pro RocketIO - GT_CUSTOM プリミティブのデータ幅を指定した場合、1 および 2 バイト パスの使用にゼロパッド データおよびバイトマップ制御信号を使用する必要があるか
(Xilinx Answer 15067) - Virtex-II Pro RocketIO - クロック コレクションはトランシーバごとに独立して行われるか
(Xilinx Answer 15670) - Virtex-II Pro RocketIO - RXCOMMADET 出力が複数サイクル間 High のまま維持される
(Xilinx Answer 16318) - Virtex-II Pro RocketIO - チャネル ボンディング属性 (CHAN_BOND_WAIT、CHAN_BOND_OFFSET、CHAN_BOND_LIMIT) のガイドラインと操作
(Xilinx Answer 16752) - Virtex-II Pro RocketIO - ALIGN_COMMA_MSB でデフォルトの FALSE を TRUE に変更できない。 この属性はいつ使用できるか。
(Xilinx Answer 17103) - Virtex-II Pro RocketIO - パワーダウン後にトランシーバの動作が準備完了であることを判別する方法
(Xilinx Answer 19749) - Virtex-II Pro RocketIO - チャネル ボンディングとクロック コレクションのシーケンスの分離
(Xilinx Answer 20009) - Virtex-II Pro RocketIO - TXRUNDISP または RXRUNDISP に、現在実行中のディスパリティを反映させるためのレイテンシ
(Xilinx Answer 20719) - Virtex-II Pro RocketIO - EOF を受け取った後、RXCHECKINGCRC がアサートされるのはいつか
(Xilinx Answer 21147) - RXRESET のデアサート後、RXDATA、RXCOMMADET、その他の RX 信号がしばらく X になる理由
(Xilinx Answer 21304) - Virtex-II Pro、Virtex-II Pro X、Virtex-4 FX RocketIO - MGT の TXINHIBIT 信号の機能はデバイスごとに異なるか
(Xilinx Answer 21305) - Virtex-II Pro、Virtex-II Pro X、Virtex-4 FX RocketIO - MGT の TXRESET 信号の機能はデバイスごとに異なるか
(Xilinx Answer 21331) - Virtex-II Pro、Virtex-II Pro X、Virtex-4 RocketIO - 「# Attribute Syntax Error : The Attribute ALIGN_COMMA_MSB on GT* instance *.gt*_1 is set to 0 0. Legal values for this attribute are TRUE or FALSE.」というエラー メッセージが表示される
(Xilinx Answer 21541) - Virtex-II Pro、Virtex-II Pro X、Virtex-4 RocketIO Synplify 8.0 - 「ERROR:LIT:241 - Attribute MCOMMA_32B_VALUE on GT instance」というエラー メッセージが表示される

3

ボード

(Xilinx Answer 14136) - Virtex-II Pro RocketIO - リファレンス クロック (REFCLK) 入力に使用するオシレータ
(Xilinx Answer 14606) - Virtex-II Pro RocketIO - 複数のカンマが存在するシーケンスでクロック調整を実行する方法について
(Xilinx Answer 14747) - Virtex-II Pro RocketIO - RocketIO トランシーバを使用しない場合の電源供給の必要性および未使用のピンの処理方法について
(Xilinx Answer 14748) - Virtex-II Pro RocketIO - 未使用のトランシーバ ピンの処理方法
(Xilinx Answer 14863) - Virtex-II Pro RocketIO - トランシーバの GNDA (アナログ グランド) を PCB グランドに接続する必要があるか
(Xilinx Answer 14892) - Virtex-II Pro RocketIO - PCB 上の複数の RocketIO トランシーバに電源フィルタ ネットワークを設定する方法
(Xilinx Answer 14953) - 複数の Virtex-II Pro チップ間のチャネル ボンディングについて
(Xilinx Answer 14978) - Virtex-II Pro RocketIO - RocketIO トランシーバで使用できるコネクタについて
(Xilinx Answer 15054) - Virtex-II Pro RocketIO - 電源投入時、VCCINT および VCCAUX がパワー アップされるまでの間の AVCCAUX(RX/TX) の電源電流について
(Xilinx Answer 15056) - Virtex-II Pro RocketIO - REFCLK 入力に使用する推奨信号標準について
(Xilinx Answer 15060) - Virtex-II Pro RocketIO - チップの反対側に複数の MGT を駆動する REFCLK が 1 つある場合、スキューを低減するため BUFG を介して REFCLK を配線できるか
(Xilinx Answer 15065) - Virtex-II Pro RocketIO - Tx ピンをトライステートにすることは可能か
(Xilinx Answer 15228) - Virtex-II Pro RocketIO - GNDA ピンのピン配置が繰り返されている理由
(Xilinx Answer 16629) - Virtex-II Pro RocketIO - TXUSRCLK および TXUSRCLK2 が駆動されていないと RXRECCLK が生成されない RXRECCLK が生成されない
(Xilinx Answer 16656) - Virtex-II Pro RocketIO - MGT 特性サマリ
(Xilinx Answer 16692) - Virtex-II Pro RocketIO - 出力に同相ノイズが発生する
(Xilinx Answer 16700) - Virtex-II Pro RocketIO - DC カップリングされている MGT と LVDS を同時に使用できるか
(Xilinx Answer 16748) - Virtex-II Pro RocketIO - 上部と下部の BREFCLK 入力にオシレータを 1 個のみ使用する方法について
(Xilinx Answer 16812) - Virtex-II Pro RocketIO - RXN と RXP 間の最大許容スキュー
(Xilinx Answer 17089) - Virtex-II Pro RocketIO - 別のレギュレータを使用せずに AC カップリング リンクの VTRX 電源ピンに 1.6V - 1.8V の電力を供給する方法
(Xilinx Answer 17711) - Virtex-II Pro RocketIO - 50 および 75 オームの内部終端抵抗の許容範囲について
(Xilinx Answer 17889) - Virtex-II Pro RocketIO - PLL がロックされた後にリファレンス クロックはレシーバ ロジックで使用されるか
(Xilinx Answer 18017) - Virtex-II Pro RocketIO - VTRX ピンの消費電力が 0 になる理由について
(Xilinx Answer 18192) - Virtex-II Pro RocketIO - RocketIO の電源投入順序について (VCCO/VCCAUX)
(Xilinx Answer 18590) - Virtex-II Pro RocketIO - LT1963 以外の使用可能なレギュレータについて
(Xilinx Answer 18681) - Virtex-II Pro RocketIO - インダストリアル温度範囲に適用されるリファレンス クロック オシレータ
(Xilinx Answer 18768) - Virtex-II Pro RocketIO - 位相のキャプチャ中における RXRECCLK のサイクル間での最大変化
(Xilinx Answer 18849) - CDR 回路が適切に機能しないため、無効なデータが受信され、RXRECCLK が 1 または 0 に固定される
(Xilinx Answer 18872) - Virtex-II Pro RocketIO - RocketIO 電源ピンにバイパス キャパシタが付いている Virtex-II Pro デバイス/パッケージの組み合わせ
(Xilinx Answer 18999) - Virtex-II Pro RocketIO - チャネルの信号劣化が大きい場合にアイ ダイアグラムの高さを向上させる方法
(Xilinx Answer 19150) - Virtex-II Pro RocketIO - 電源投入前、電源投入後 (コンフィギュレーション前)、コンフィギュレーション後の終端について
(Xilinx Answer 19270) - Virtex-II Pro RocketIO - 3.125Gb/s 以外の速度に使用する AC カップリング キャパシタについて
(Xilinx Answer 19699) - Virtex-II Pro、Virtex-II Pro X、Virtex-4 FX RocketIO - ボードのデバッグについて
(Xilinx Answer 19895) - Virtex-II Pro RocketIO - MGT を TX または RX のみに使用した場合に AVCCAUXTX と AVCCAUXRX および VTTX と VTRX は電力フィルタ ネットワークを共有できるか
(Xilinx Answer 21258) - Virtex-II Pro RocketIO - AC カップリングされている場合の VTRX を流れる電流について

4

標準規格

(Xilinx Answer 13928) - Virtex-II Pro RocketIO - ギガビット イーサネットに準拠しているか
(Xilinx Answer 13929) - Virtex-II Pro RocketIO - XAUI に準拠しているか
(Xilinx Answer 13931) - Virtex-II Pro RocketIO - PCI Express に準拠しているか
(Xilinx Answer 13932) - Virtex-II Pro RocketIO - Rapid I/O に準拠しているか
(Xilinx Answer 13934) - Virtex-II Pro RocketIO - インフィニバンドに準拠しているか
(Xilinx Answer 13935) - Virtex-II Pro RocketIO - シリアル ATA (SATA) に準拠しているか
(Xilinx Answer 13936) - Virtex-II Pro RocketIO - ファイバ チャネルに準拠しているか
(Xilinx Answer 14607) - Virtex-II Pro RocketIO - ギガビット イーサネットおよびファイバ チャネルの CRC
(Xilinx Answer 14608) - Virtex-II Pro RocketIO - ギガビット イーサネットとの相互運用性
(Xilinx Answer 18371) - Virtex-II Pro RocketIO、イーサネット - CRC 機能を使用した場合のイーサネット パケットの最大プリアンブル数
(Xilinx Answer 18525) - Virtex-II Pro RocketIO - 特性レポートの XAUI 許容ジッタとは何か
(Xilinx Answer 19312) - SMA - SATA モジュール - モジュールの使用法
(Xilinx Answer 19568) - Virtex-II Pro RocketIO - ファイバ チャネル アービトレーテッド ループ (FC_AL) の互換性
(Xilinx Answer 19750) - ファイバ チャネル モードでの CRC の使用法
(Xilinx Answer 19928) - 2 ギガビット ファイバ チャネルのジッタ準拠
(Xilinx Answer 20293) - ファイバ チャネルの場合に TX のディスパリティを事前に算出する方法

AR# 21006
日付 07/25/2005
ステータス アクティブ
種類 一般
このページをブックマークに追加