UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21012

Virtex-4 RocketIO - デザインで適正に初期化されるよう MGT を設定する方法

説明

キーワード : startup, GT11, condition, スタートアップ, 初期, 状態

重要度 : 標準

概要 :
デザインで適正に初期化されるよう MGT を設定する方法を教えてください。

ソリューション

起動時の推奨事項

1. 起動した後、MGT への TX/RXCLKSTABLE 入力がアサートされるようにします。

通常、これらは 1 に接続されるはずです。

この詳細は、『RocketIO Tranceiver User Guide』のクロックおよびタイミングに関する部分、およびクロック分散、RXCLKSTABLE、TXCLKSTABLE について記述された箇所を参照してください。

TX/RXLOCK 信号は、TX/RXCLKSTABLE 信号が High にならないと、アサートされません。 TX/RXCLKSTABLE は PLL ロックを決定する周波数補正プロセスを起動します。

2. 最低 3 USRCLK サイクル間、TX/RXPMARESET を発行します。
3. TX/RXLOCK を待ちます (メモ : シリアル データ ストリームがない場合、レシーバはロックとアンロックを繰り返します)。
4. 最低 3 USRCLK サイクル間、TX/RXRESET を発行します。
5. 最低 5 USRCLK サイクル間待ちます。
6. 通常のデータ送信と受信が開始されます。

リセットの最小幅は、3 USRCLK サイクルに指定されます。 各クロック ドメインでは、リセットでクロックを送ってから解放します。 すべてのケースで、3 USRCLK サイクルで十分ですが、 リセットが内部でデアサートされるためには 5 USRCLK サイクルが必要です。
AR# 21012
日付 04/21/2005
ステータス アクティブ
種類 ??????
このページをブックマークに追加