UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21050

7.1i XST - モジュールで出力がないブロックが削除される

説明

キーワード : black, box, empty, instantiate, lower, level, inputs, optimize, ブラック, ボックス, 空, インスタンシエート, 下位, レベル, 入力, 最適化

STARTUP_VIRTEXx または ICAP_VIRTEXx のように、入力はあるが出力がない下位レベルのモジュールをインスタンシエートすると、XST で出力が保持されず、最適化されてしまいます。

ソリューション

この問題を回避するには、次のようにこのモジュールにダミーの出力ポートを作成し、このポートに KEEP 制約を付けます。

VHDL

entity no_outputs
port (a, b : in std_logic;
dummy : out std_logic);

attribute keep : string;
attribute keep of dummy : signal is "true";

end entity;
:
:


Verilog

module no_outputs (a, b, dummy);
input a, b;
output dummy;
//synthesis attribute keep dummy "true"
:
:


この問題は、ISE 8.1i で修正されています。
AR# 21050
日付 01/07/2009
ステータス アーカイブ
種類 一般
このページをブックマークに追加