UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21054

Virtex-4 RocketIO - 7.1.01i で PAR を実行後 GT11、 GT11CLK、BUFG および MGTCLK ピンが配置されない

説明

キーワード : PAR, unrouted、未配線

重要度 : 標準

概要 :
MGT を含む Virtex-4 デザインに PAR を実行すると、未配線の MGT ネットがあることがエラー メッセージとして表示されます。

ソリューション

MGT のリソースを正確に配置配線するには、MGT インスタンス、 GT11CLK インスタンスおよび MGTCLK 入力パッドに LOC 制約を設定する必要があります。MBTCLK ピンに接続する BUFG にも正確に LOC 制約を設定してください。

例 - 4Vfx60 FF1152 - UCF ファイルで、MGTCLK ピン、MGT および GT11CLK インスタンスをロック ダウンします。
---------------------------------------------------------------------
#Begin Example UCF file - Please consult current Virtex4 MGT User Guide and Virtex4 data sheet for placement information

# Lock down the REFCLK pins:
NET "MGTCLKN_IN" LOC = "AP28" ;
NET "MGTCLKP_IN" LOC = "AP29" ;

# Lock down the MGT:
INST "INST_GT11" LOC = GT11_X0Y2;

# Lock down the GT11CLK
INST "INST_GT11CLK_MGT" LOC = GT11CLK_X0Y1;

#Lock down the BUFG
# Note that in all BUFG primitives, the location constraint is the same
# BUFG
INST "INST_BUFG" LOC = BUFGCTRL_X0Y1;
# BUFGCTRL
INST "INST_BUFGCTRL" LOC = BUFGCTRL_X0Y2;
# BUFGCE
INST "INST_BUFGCE" LOC = BUFGCTRL_X0Y3;


#End Example UCF file
---------------------------------------------------------------------








AR# 21054
日付 12/15/2012
ステータス アーカイブ
種類 一般
このページをブックマークに追加