UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21058

Cadence Conformal - 最適化の MAP でポートの GND および VCC 信号が未接続になってしまうため、フォーマル検証でエラーが発生する

説明

概要 : 

最適化の MAP でポートの GND および VCC 信号が未接続になってしまうために、フォーマル検証でエラーが発生します。この問題を回避する方法はありますか。

ソリューション

最適化アルゴリズムの一部である MAP で GND および VCC がはぶかれ、未接続になってしまいます。 これは、機能に影響がない場合にのみ実行されます。これは、これによって機能に影響が及ばない場合にのみ行われます。 

 

この問題を回避するには、次の行を Conformal のコマンド ラインに追加します。

 

set undriven signal 0 -revised 

または 

add tied signals <name*> [0|1] -net -revised 

 

これらのオプションの使用方法に関する詳細は、Cadence Design Systems 社にお問い合わせください。

AR# 21058
日付 03/09/2014
ステータス アーカイブ
種類 一般
このページをブックマークに追加