UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 2109

CPLDFit - ABEL フィッタ レポートの式で使用される構文について

説明

キーワード : 7.1i, 6.3i, 6.2i, 6.1i, 5.2i, 5.1i, 4.1i, 3.1i, 2.1i, XPLA3, 9500, fitter, Design Manager, CPLD, XABEL-CPLD, XACT, equations, フィッタ, デザイン マネージャ, 式

フィッタ レポートの ABEL スタイルの式で使用される構文の定義について

ソリューション

フィッタ レポートの論理式構文

ドット拡張子

.CLK - レジスタ クロック
.AP - レジスタ非同期セット
.AR - レジスタ非同期リセット
.OE - ピン出力イネーブル
.INTRST - マクロセル出力イネーブル
.PIN - I/O ピンからのフィードバック
.LFBK - 同じ FB のマクロセルからのローカル フィードバック (XC9500 のみ)
.PRLD - レジスタ電源投入値
.DEC - デュアルエッジ クロック (CoolRunner-II のみ)
.T - トグル フリップフロップとしてコンフィギュレーションされたレジスタ

論理演算子

! NOT
* AND
# OR
= 組み合わせ代入
:= レジスタを介した代入

AR# 2109
作成日 08/21/2007
最終更新日 07/26/2010
ステータス アーカイブ
タイプ 一般