UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21196

7.1i NetGen、タイミング シミュレーション、Virtex-4 - タイミング シミュレーション中、IDELAY コンポーネントに出力の遅延が現れない

説明

キーワード : simulate, SimPrim, idelay, x_idelay, delay, output, timing, シミュレーション, 遅延, 出力, タイミング

重要度 : 標準

概要 :
タイミング シミュレーション中に、バックアノテートされたネットリストが次の 2 つのジェネリック/パラメータに含まれません。

IOBDELAY_TYPE
IOBDELAY_VALUE

このため、IDELAY に入力から出力までの遅延が現れません。

ソリューション

この問題は、最新版の 7.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。 http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、7.1i サービス パック 2 以降に含まれます。
AR# 21196
日付 11/16/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加