UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21207

PLB Ethernet v1_01_a - デザインにラッチが含まれる、MII アドレス指定の問題

説明

キーワード : plb_ipif_v2_00_a, plb_ethernet_v1_01_a, cores, DMA, configure, PHY, コア, コンフィギュレーション

重要度 : 重要

概要 :
DMA をコンフィギュレーションすると、plb_ethernet v1_01_a にラッチが含まれてしまいます。 この問題の回避方法を教えてください。

さらに、管理インターフェイスで、無効な PHY が誤ってレポートされます。

ソリューション

plb_ipif_v2_00_a および plb_ethernet_v1_01_a コアは、ラッチ生成と無効な PHY の問題を修正するため、アップデートされています。 このアップデートを使用するには、EDK 7.1 を使用する必要があります。

新しいコアを使用するには、次の手順に従ってください。

1. 次のサイトからコアをダウンロードし、<project_directory>\pcores に ZIP ファイルを保存します。
http://www.xilinx.com/txpatches/pub/utilities/fpga/plb_ipif_v2_00_a.zip

http://www.xilinx.com/txpatches/pub/utilities/fpga/plb_ethernet_v1_01_a.zip

2. コアを pcores ディレクトリで解凍します。

3. XPS を閉じます。

4. XPS をもう一度開きます。

5. XPS で、[Tools] -> [Clean] -> [Netlist] をクリックします。

6. [Tools] -> [Generate Netlist] をクリックします。

新しいコアには、ラッチが含まれていません。
AR# 21207
日付 03/24/2011
ステータス アーカイブ
種類 一般
このページをブックマークに追加