UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21213

Synplify 8.0 - Synplify で、FDSE と FDRE のような異なるレジスタが組み合わされる

説明

キーワード : primitive, merges, merged, dissimilar, instantiate, プリミティブ, マージ, インスタンシエート

重要度 : 標準

概要 :
異なるレジスタのプリミティブがシフト レジスタのようにインスタンシエートされると、Synplify ではレジスタを合わせ込み、 SRL プリミティブを生成します。 これは論理的には不正確で、FDSE の INIT 値は「1」、FDRE の INIT 値は「0」です。

ソリューション

現在、この回避策として、Symplify バージョン 7.7.1 を使用すると、どの合成命令もデザインに影響しません。
AR# 21213
日付 04/24/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加