UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21222

Virtex-II Pro X RocketIO - RocketIO 間のレーン間のスキューおよびその制御/低減方法

説明

RocketIO 間のレーン間のスキューはどうなっていますか。それを制御/低減する方法を教えてください。

ソリューション

レーン間の TX スキュー

TX スキューには次の 3 つのコンポーネントがあります。

USRCLK 位相

USRCLK 位相は 1 ワード スキューになります。

内部データ パスが 32 ビットの場合は、32 UI (ユニット インターバル) です。

内部データ パスが 40 ビットの場合は、40 UI (ユニット インターバル) です。

PISO アライメント

PISO クロック アライメントも、パワーアップ時の PLL アライメントに左右されますが、最大 1 ワードまでのスキューが認められています。

内部データパスが 32 ビットの場合は、32 UI (ユニット インターバル) です。

内部データパスが 40 ビットの場合は、40 UI (ユニット インターバル) です。

BREFCLK 配線スキュー

BREFCLK 配線スキューは通常 2.5 Gbps で 2 UI で、最大 4 UI です。

つまり、内部データパス幅が 32 ビットの場合の絶対ワースト ケースは 68 UI、幅が 40 ビットの場合は 84 UI です。 

PSIO および USRCLK のスキューが互いに相殺する傾向にあるので、実際にはこの値は常にもっと低くなります。この特性化はまだ保留中です。

このスキューは確約されていて安定しているか

これらのスキューはパワーアップ後に決定します。これはテスト済みで、デバイスが安定すれば変動しません。

スキューを制御または緩和させる方法

スキューを緩和させるには、暗号データを可能にするクローズド ループのアプローチを利用し、クロック位相が原因で起きる 1 ワード スキューを排除できます。

この方法では、スキューを判断するために、トレーニング パターンを送信し、レシーバーの各レーンを監視するか、各レーンがアラインされたときにレポートします。

送信側はレーンがアラインされるまでファブリック インターフェイス遅延を調整できます。このソリューションは、各レーンがアラインされるまでさまざまな遅延の組み合わせを試す単純なステートマシンで実現可能です。 

遅延は、遅延を調整するため各段にオプションのバイパスが可能なファブリック ユーザー インターフェイス上の単純な 2 段パイプライン遅延でも可です。

AR# 21222
日付 06/21/2017
ステータス アクティブ
種類 一般
デバイス
  • Virtex-II Pro X
このページをブックマークに追加