UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21327

14.x タイミング - デザインに DCM/PLL/MMCM がある場合とない場合で Tsetup/Thold が異なる

説明

デザインに DCM/PLL/MMCM がある場合とない場合で Tsetup/Thold が異なるのはなぜですか。

ソリューション

セットアップおよびホールドのウィンドウを計算するとき相対最小遅延が使用されます。セットアップ タイムの場合はクロック パスで相対最小遅延が使用されます。ホールド タイムの場合はデータ パスで相対最小遅延が使用されます。DCM がある場合でもない場合でもデザインには同じデータ パスがあるので、クロック パスのみがセットアップ/ホールド ウィンドウの差に影響します。この差は DCM の使用に関連した 2 つの特性によって生じます。まず、DCM を使用しているときクロック信号の実際のパスが DCM を使用していない場合と異なります。この新しいパスにより、クロック パス遅延にさらに遅延が追加されます。もう 1 つは、DCM を使用している場合、Tdcmino または DCM により削除された遅延がセットアップおよびホールドのチェックで異なります。DCM を使用している場合はクロック パスが長く、PVT に対するインシステム エラーを防ぐため厳しいタイミング解析が必要になるので、I/O レジスターでのセットアップおよびホールド要件は DCM を使用しない場合に比べ大きな値になります。
AR# 21327
日付 12/15/2012
ステータス アクティブ
種類 一般
ツール
  • ISE - 10.1
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • More
  • ISE Design Suite - 11.3
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • ISE Design Suite - 12.3
  • ISE Design Suite - 12.4
  • ISE Design Suite - 13
  • ISE Design Suite - 13.1
  • ISE - 8.1i
  • ISE - 8.1i sp1
  • ISE - 8.1i sp2
  • ISE - 8.1i sp3
  • ISE - 8.2i
  • ISE - 8.2i sp1
  • ISE - 8.2i sp2
  • ISE - 8.2i sp3
  • ISE - 9.1i
  • ISE - 9.1i sp1
  • ISE - 9.1i sp2
  • ISE - 9.1i sp3
  • ISE - 9.2i
  • ISE - 9.2i sp1
  • ISE - 9.2i sp2
  • ISE - 9.2i sp3
  • ISE - 9.2i sp4
  • ISE - Legacy
  • ISE Design Suite - 13.2
  • ISE Design Suite - 13.3
  • ISE Design Suite - 13.4
  • ISE Design Suite - 14.1
  • Less
このページをブックマークに追加