AR# 21328

12.1 既知の問題 - タイミング - Timing Analyzer のデータシート セクションの値がTdick/Tckdi と異なる

説明

Timing Analyzer のデータシート セクションの値が Tdick/Tckdi と異なるのはなぜですか。

ソリューション

Tdick と Tckdi は、内部キャプチャ レジスタの内部セットアップ タイムとホールド タイムです。これらの値は、内部レジスタのセットアップとホールド タイムのみを表し、そのレジスタに入力されるまでのデータ パスまたはクロック パスの配線遅延は考慮されていません。FPGA のピンにセットアップおよびホールド タイム要件を指定する際は、データシート セクションでレポートされているように、クロック パスおよびデータ パスを考慮する必要があります。セットアップおよびホールド要件は、入力パスの別のロケーションを基準に指定されるため、その値はかなり異なります。

AR# 21328
日付 05/12/2012
ステータス アクティブ
種類 既知の問題