UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21367

12.1 タイミング - ホールド タイム違反の修正方法

説明

タイミング レポートを実行すると、ホールド タイム違反が見つかります。この問題はどうすれば修正できますか。

ソリューション

ホールド タイム違反が OFFSET IN 制約に関連している場合は、データ パスがクロック パスよりも速いことを意味します。データ パスに関連する遅延を増やすか、またはクロック パスに関連する遅延を減らしてください。

クロック パスの遅延を減らすには、まずデザインでグローバル クロック リソースが使用されていることを確認してください。-k オプションを使用して PAR を実行しても、制限付き破棄と再配線が実行されて、この問題が解決されます。

ホールド タイムが PERIOD 制約に関連している場合は、データ パスがクロック スキューよりも速いことを意味します。解決方法は OFFSET IN 制約でのホールド タイム違反のものと類似していますが、クロック パス遅延の代わりにクロック スキューを減らしてください。

クロック パス スキューを減らすには、デザインでグローバル クロック リソースが使用されていることを確認してください。-k オプションを使用して PAR を実行しても、制限付き破棄と再配線が実行されて、この問題が解決されます。

AR# 21367
日付 01/23/2013
ステータス アクティブ
種類 一般
ツール
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • ISE Design Suite - 11.3
  • More
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
  • Less
このページをブックマークに追加