UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21389

Virtex-4 - 利用可能な OSERDES パラメータの組み合わせについて

説明

キーワード : DATA_RATE_TQ, TRISTATE_WIDTH, TQ, OQ

利用可能な OSERDES パラメータの組み合わせについて教えてください。


ソリューション

トライステート (TRISTATE_WIDTH /DATA_RATE_TQ) 設定は、次の例外を除いて、データ (DATA_WIDTH/DATA_RATE_OQ ) 設定とは独立しています。

- トライステート ( DATA_RATE_TQ = BUF) の場合、TRISTATE_WIDTH は 1 に設定する必要があります。 データ (DATA_WIDTH/DATA_RATE_OQ ) 設定には制限はありません。
- トライステート (DATA_RATE_TQ = SDR) の場合、TRISTATE_WIDTH は 1 に制限されます。 データ (DATA_WIDTH/DATA_RATE_OQ ) 設定には制限はありません。
- トライステート (DATA_RATE_TQ = DDR) の場合、TRISTATE_WIDTH は 2 または 4 に制限されます。 この場合、次のようになります。

-- DATA_RATE_TQ = DDR および TRISTATE_WIDTH = 2
データ (DATA_WIDTH/DATA_RATE_OQ) 設定には制限はありません。

-- DATA_RATE_TQ = DDR および TRISTATE_WIDTH = 4
この場合、有効なデータ設定は次のとおりです。
DATA_RATE_OQ=DDR and DATA_WIDTH = 4
DATA_RATE_OQ=SDR and DATA_WIDTH = 2
AR# 21389
日付 12/14/2006
ステータス アクティブ
種類 ??????
このページをブックマークに追加