UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21390

Virtex-4 - MAP で OSERDES コンフィギュレーションから LIT エラーが発生する

説明

キーワード : OSERDES, LIT, TQ, OQ, DATA_WIDTH, TRISTATE_WIDTH

DATA_RATE_TQ または TRISTATE_WIDTH に値を設定していないのに、MAP で次のようなエラー メッセージが表示されます。

"ERROR:LIT - For OSERDES symbol "tx_data_chan[0]" (output signal=tx_data<0>) with DATA_RATE_TQ=DDR and TRISTATE_WIDTH=4, if DATA_RATE_OQ is SDR or DDR then DATA_WIDTH should be 2 or 4 respectively. For this instance DATA_RATE_OQ=DDR and DATA_WIDTH=6."

このエラーはどうしたら回避できますか。

ソリューション

TQ を使用しない場合 (TCE をグランドに固定) でも、アンサー 21389 に示されている正しい組み合わせで値を設定する必要があります。デフォルトの DATA_RATE_TQ (DDR) および TRISTATE_WIDTH (4) の値では DATA_RATE_OQ および DATA_WIDTH の使用可能な値が制限されるので、TQ 出力を使用しない場合でもこれらの値を変更する必要がある可能性があります。詳細は、『Virtex-4 ユーザー ガイド』 (UG070) を参照してください。
AR# 21390
日付 12/15/2012
ステータス アーカイブ
種類 一般
このページをブックマークに追加