UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21412

LogiCORE Binary Counter v8.0 - ビヘイビア シミュレーションとタイミング シミュレーションで Q 出力が不一致なるのはなぜですか

説明

キーワード : CORE, CORE Generator, COREGen, DSP, Binary Counter, LogiCORE, Q, behavioral, timing, simulation, mismatches, バイナリ カウンタ, ビヘイビア, タイミング, シミュレーション, 不一致

重要度 : 標準

概要 :
ビヘイビア シミュレーションとタイミング シミュレーションで Q 出力が不一致なるのはなぜですか。

ソリューション

この問題は、SINIT がアサートされて CE がディアサートされるときのみに発生します。 CE がアサートされないときに SINIT をトグルしないでください。
AR# 21412
日付 07/12/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加