UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21441

LogiCORE SPI-4.2 (POS-PHY L4) v7.2 - MAP で「WARNING:LIT:381 - Attribute FACTORY_JF should be set to F0F0 for DCM_ADV symbol "pl4_src_clk0/tsclk_dcm0」という警告メッセージが表示される

説明

キーワード : CORE Generator, COREGen, IP, update, 7.1i, #1, ip4_g, hip_1, ip1_h, PL4, packet, SONET, physical, link, layer, source, synchronous, phase, alignment, sink, dynamic, static, dpa, spi4.2, spi4-2, slave, clocking, factory_jf, factory, DCM, DLL, dcm, dll, frequency, mode, pl4_src_clk.v, tsclk, tdclk, アップデート, パケット, 物理, リンク, レイヤ, ソース, 同期, 位相, アライメント, シンク, ダイナミック, スタティック, スレーブ, クロック, 周波数, モード

Urgency: Standard

概要 :
スレーブ クロック モードで SPI4.2 を使用すると、MAP で次のような警告メッセージが表示されます。

WARNING:LIT:381 - Attribute FACTORY_JF should be set to F0F0 for DCM_ADV symbol "pl4_src_clk0/tsclk_dcm0" (output signal=pl4_src_clk0/TSClk_dcmo) when attribute DLL_FREQUENCY_MODE is set to LOW.

ソリューション

DLL の周波数モードが High でも Low でも、DCM_ADV の FACTORY_JF 属性は 「F0F0」に設定されます。 Verilog を使用した Virtex-4 デバイスの場合、DCM_ADV をインスタンシエートする際に FACTORY_JF が指定されていないと、XST で正しい値「F0F0」ではなく「C080」がデフォルトとして設定されてしまいます。 この現象により、ボードで不具合が発生する場合があります。

SPI4.2 デザインでは、マスタ クロック モードを使用すると、すべての DCM の FACTORY_JF が正しく設定されますが、スレーブ クロック モードを使用すると、デザインのクロック モジュール (pl4_src_clk.v) で tsclk_dcm0 および tdclk_dcm0 の FACTORY_JF 属性が設定されません。

この問題は、pl4_src_clk.v で正しい値 (FACTORY_JF = 'F0F0") を指定すると回避できます。
詳細は、(Xilinx Answer 21214) を参照してください。



AR# 21441
日付 05/03/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加