UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21459

JTAG/BSCAN - HIGHZ コマンドを送信、または出力セルを使用不可にした場合、I/O がロジック レベル Low になる理由

説明

キーワード : ハイ インピーダンス, トライステート, プルダウン, stuck, 0, EXTEST, ATE, バウンダリ, スキャン

JTAG/BSCAN のテスト中に、ATE テスタより、FPGA ピンでの「stuck at 0」エラーが返されます。 このエラーは HIGHZ コマンドを送信、または EXTEST を使用して出力セルを使用不可にすると発生します。 この理由を教えてください。

また、このような I/O の接続テストの方法も教えてください。

ソリューション

HIGH-Z コマンド送信、または EXTEST を使用して出力セルを使用不可にすると、I/O パッドにプルダウンが配置されます。
このビヘイビアは、BSDL ファイルに「2 (BC_2, IO_PAD448, output3, X, 1, 1, PULL0)」のように記述されます。「PULL0」が、ディスエーブルになったことを示しています。

これは、テスト中のロジック レベルを有効に保つために必要です。

たとえば、サンプルの手順を用いて外部プルアップの有無をテストした場合、外部プルアップが存在すれば、I/O の値は 1 になります。
外部プルアップが存在せず、I/O がフロート状態 (プルダウンなし) だとレベルは保障されません。

このため、内部プルダウンを使用して、外部プルアップの有無を確認する必要があります。

JTAG/BSCAN テスト中にプルダウンをディスエーブルにするには、トライステート出力バッファを持つデバイスをコンフィギュレーションし、バックアノテートされた BSDL ファイルを使用してください。

バックアノテートされた BSDL ファイルの生成については、 (Xilinx Answer 15346) を参照してください。

AR# 21459
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加