UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21570

v2.3 CORE Generator Aurora、Virtex-4 - シミュレーションで LANE_UP および CHANNEL_UP 信号が High にならないのはなぜですか

説明

キーワード : REFCLK

重要度 : 標準

概要 :
Virtex-4 の Aurora 2.3 でシミュレーションを実行すると、LANE_UP および CHANNEL_UP 信号が High になりません。 このコアは、CORE Generator 7.1.02i で生成しました。

ソリューション

ラインレートに対する REFCLK の比率が原因で、この問題が発生します。 REFCLK の値は、ライン レートを 10、20、30、40 のいずれかで分周した値にする必要があります。 しかし、CORE Generator の GUI では、REFCLK の選択時にライン レートの分周に使用できる値が 8、16、32 のみです。 Aurora 2.3 では 8B/10B エンコーディングが使用されるために、これらのオプションでは、正しく機能しません。



Aurora を 3.125 Gbit/s で使用する場合 :

次の REFCLK の値 (MHz) の場合は、正しく機能します。
312.5 - 10 で分周
156.25 - 20 で分周

次の REFCLK の値 (MHz) の場合は、正しく機能しません。
390.625 - 8 で分周
195.313 - 16 で分周
97.656 - 32 で分周
78.125 - 40 で分周、40 で分周されるのはよいのだが、REFCLK の最小許容値 106MHz よりも小さくなる (Xilinx Answer 21130)
AR# 21570
日付 12/15/2012
ステータス アーカイブ
種類 一般
このページをブックマークに追加