UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21585

7.1i IP アップデート 1 Dual Port Block Memory v6.2 - メモリが初期化されない (すべてのロケーションが 0 に設定される)

説明

キーワード : COREGen, RAM, init, mif, coe, initialize, 初期化

CORE Generator 7.1 の IP アップデート 1 を使用して Dual Port Block RAM を生成し、COE ファイルを読み込んでそのコアのメモリを初期化しようとしました。 ビヘイビア シミュレーションおよび PAR 後のシミュレーション、ハードウェア シミュレーションで確認すると、メモリが初期化されておらず、デフォルト値のまま残っています。

この問題の原因は何ですか。

ソリューション

CORE Generator 7.1 IP アップデート 1 を使用して Dual Port Block Memory v6.2 コアを生成した場合、メモリ初期化フローは使用できません。

この問題は、Dual Port Block Memory v6.3 で修正されています。次のサイトより、CORE Generator 7.1i IP アップデート 3 をダウンロードすると入手できます。
http://www.xilinx.co.jp/ipcenter/coregen/updates_71i_ip3.htm
AR# 21585
日付 12/13/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加