UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21593

7.1i NetGen、タイミング シミュレーション Virtex-4 - OSERDES コンポーネントと ODDR コンポーネントの clock to out 遅延が一致しない

説明

キーワード : simulate, SimPrim, x_oserdes, delay, output, timing, x_oddr, シミュレーション, 遅延, 出力, タイミング
タイミング シミュレーション実行中に、OSERDES 出力と ODDR 出力間で clock to out 遅延の不一致が発生します。 ODDR は OSERDES のサブセットであるため、この遅延は一致するはずです。

ソリューション

これは、コンポーネントの IOPATH 遅延に対応していないシミュレーション モデルが原因です。

この問題は、ISE 8.1i サービス パック 3 で修正される予定です。
AR# 21593
日付 11/16/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加