UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21604

7.1i UniSims - デルタ遅延が原因で FDDRRSE/FDDRCPE シミュレーション モデルが適切に動作しない

説明

キーワード : UniSim, FDDRRSE,FDDRCPE, delta delay, output, incorrect, clock, デルタ遅延, 出力, 不正, クロック

ISE 7.1i では FDDRRSE および FDDRCPE がアップデートされましたが、これが原因でデルタ遅延の問題が発生する可能性があります。 デルタ遅延の問題が発生すると、入力データが、レジスタ入力されたクロック エッジと同一エッジでレジスタ出力されます。 このため、出力が 1 クロック サイクル早く有効になります。

ソリューション

この問題を回避するには、テストベンチで、FDDRRSE または FDDRCPE へのデータ入力に遅延を追加してください。

この問題は、ISE 8.1i で修正される予定です。
AR# 21604
日付 10/16/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加