UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21660

7.1i ISE - CPLD デザイン フロー、フィット後のシミュレーション モデルの生成 - 「An error occurred while executing "C:/Xilinx_7.1/data/projnav/scripts/TclFileWrapper4Halite.tcl"」というエラー メッセージが表示される

説明

キーワード : Post Fit, Sim Model, cpld, CoolRunner-II, Tcl, Wrapper4Halite, error, xapp800, フィット後, Simulation Model, シミュレーション モデル

重要度 : 標準

概要 :
CoolRunner-II デザインでインプリメンテーション プロセスを実行すると、フィット後のシミュレーション モデルを生成する段階で次のエラー メッセージが表示されます。

"An error occurred while executing C:/Xilinx_7.1/data/projnav/scripts/TclFileWrapper4Halite.tcl"

このエラー メッセージが表示されるのはなぜですか。

ソリューション

この問題は、ISE 7.1i のツールで、特にアプリケーション ノート XAPP800 のデザイン ファイルを使用した場合に発生します。 この問題は、8.1i リリースで修正される予定です。 当面の間は、次の手順に従ってこの問題を回避してください。

1. DOS プロンプトから次のコマンドを実行します。
netgen -rpw 100 -ar Structure -xon true -w -ofmt vhdl -sim <top_level>.nga <top_level>_timesim.vhd
ここで、<top_level> は HDL または回路図の最上位ソースのファイル名に置き換える必要があります。

2. glbl.v モジュール、生成されたシミュレーション モデル、およびテストベンチをコンパイルします。
例 :
vlog $env(XILINX)/verilog/src/glbl.v <design_name>_timesim.v <testbench>.v

glbl.v モジュールの詳細は、(Xilinx Answer 6537) を参照してください。


3. ModelSim にデザインを読み込みます。この際、-L オプションを使用して、シミュレーション モデルのコンポーネント ビヘイビアを定義する Verilog SIMPRIM モデルを指定します。 この場合、glbl も読み込む必要があります。

vsim -t ps -L simprims_ver work.<testbench> work.glbl

これで、タイミング情報を含む SDF ファイルが自動的に読み込まれます。 詳細は、(Xilinx Answer 10651) を参照してください.

メモ : glbl.v では、シミュレーションの最初の 100ns 間、自動的にグローバル セット/リセット (GSR) がアサートされます。 詳細は、(Xilinx Answer 6537) を参照してください。



AR# 21660
日付 12/13/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加