UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21666

EDK OPB_UARTLite - 割り込みの動作

説明

キーワード : MicroBlaze

重要度 : 標準

概要 :
UART LITE に割り込みポートが 1 つあります。

UART.Interrupt.port は、RX および TX の状態によって差動されます。

opb_intc では、レベルまたはエッジ センシティビティに対してそれぞれ割り込みを設定できますが、UART LITE には、割り込みポートが 1 つしかありません。

どのように、割り込みを差動させるのでしょうか。

ソリューション

割り込み信号ををエッジ センシティブとして設定し、割り込みハンドラの cause レジスタを取り除きます。 RX FIFO にデータがある限り、割り込み信号は High なので、割り込みハンドラは FIFO を空にする必要があります。

割り込みハンドラ :

- ステータス レジスタで TX FIFO の空ビットを確認し、FIFO が空の場合は新しく 16 文字を書き込みます。
- ステータス レジスタで RX バッファの存在ビットを確認し、RX FIFO を空にします。
AR# 21666
日付 02/23/2011
ステータス アーカイブ
種類 一般
このページをブックマークに追加