UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21667

9.1i FPGA Editor - [Editblock] を使用すると DRC エラーが発生する

説明

キーワード : DCM, MGT, GT, DSP48, BRAM, block RAM

FPGA Editor でコンポーネントを編集すると、コンフィギュレーションを行った結果、次のような DRC エラーが多数発生します。

''#ERROR:PhysDesignRules:792 - Illegal configuration for block comp_name The cell <GT_GT> has the following precondition programming <IOSTANDARD>:<CUSTOM>. The cell <GT_GT>, must have the following programming <CHAN_BOND_SEQ_1_1> with a length of <11>. The cell <GT_GT>, must have the following programming <CHAN_BOND_SEQ_1_1>:<[0-1]+>."

"ERROR:PhysDesignRules:815 - The pin <BREFCLK2> of block <i_rsl_a2/aurora_module/lane_0_mgt_i> is used but has no parent signal. ''

この場合、次の 2 つが原因です。

- 元のパラメータ設定の一部が失われ、最初のエラーが発生します。
- コンポーネント内の「子信号」が不正に生成され、2 つ目のエラーが発生します。

ソリューション

コンポーネントが編集されると DRC エラーが発生します。コンポーネントを編集した後、コマンド ウインドウで編集したコンポーネントを選択し、[trim] コマンドを実行して子信号を削除する必要があります。

メモ : このソリューションにより、次のような問題が発生する可能性があります。

- 外部接続が不完全なコンポーネントの内部接続が削除されてしまいます。不完全な外部接続があるコンポーネントに [trim] を実行しないでください。
- 有効なコンポーネント コンフィギュレーションの中には、BitGen で一部のピンが Low に接続されると想定して、これらのピンの外部接続が不完全な状態に維持されていることがあります。RAM アドレス ピンを使用した場合などがその例です。[trim] を実行するとコンポーネント コンフィギュレーションに影響があるため、この種のコンポーネントは FPGA Editor で編集できません。
AR# 21667
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加