We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 2167

FPGA/Design Compiler:Synopsys FPGA Compiler または Design Compiler を使用してスルー レートを指定する方法について


キーワード :FPGA Compiler, Slew Rate, Slew Control, Synopsys, Compiler, FPGA コンパイラ, スルー レート, スルー コントロール,コンパイラ

スルー レートは Synopsys とザイリンクスで異なる名称で呼ばれています。ザイリンクスではスルー レートですが、Synopsys では、スルー コントロールと呼ばれています。

たとえば Synopsys の HIGH スルー コントロールとザイリンクスの SLOW スルー レートは同じです。また、Synopsys の NONE および LOW スルー コントロールは、ザイリンクスの FAST スルー レートと同じです。


Compiler スクリプトで次のコマンドを使用します。

set_pad_type -slewrate HIGH all_outputs ()
/* すべての出力のスルー レートを SLOW に設定します。*/

set_pad_type -slewrate NONE {portnames}
/* 特定の出力のスルー レートを FAST に設定します。*/

詳しくは 『Synopsys for FPGAs Interface/Tutorial Guide』 の 5-9 から 5-15 を参照してください。

注 :スクリプト ディレクティブは Virtex デザインでは使用できません。使用するには、適当なバッファ (例えば OBUF_F) をインスタンシエートし、set_port_is_pad で、ポートを除外するようにスクリプトを修正します。
AR# 2167
日付 04/25/2007
ステータス アーカイブ
タイプ 一般