UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21681

Spartan-3E PAR -「ERROR:Place:311 - The IOB <signal_name> is locked to site PAD2 in bank 0. This violates the SelectIO banking rules.」 というエラー メッセージが表示される

説明

キーワード : locking, LVCMOS15, illegal placement, violation, ロック, 固定, 不正な配置, 違反

LVCMOS15 入力を LVCMOS25 出力と同じバンクに配置すると、次のエラー メッセージが表示されます。

''ERROR:Place:311 - The IOB outa is locked to site PAD2 in bank 0. This violates
the SelectIO banking rules. Other incompatible IOBs may be locked to the same
bank, or this IOB may be illegally locked to a Vref site.
ERROR:Place:207 - Due to SelectIO banking constraints, the IOBs in your design
cannot be automatically placed."

Spartan-3E の入力は VCCO に依存しなくなったため、この配置は有効なはずです。

ソリューション

ハードウェアでは、この配置は正しい配置ですが、 現段階では、ソフトウェアではこの配置が許容されません。 LVCMOS15、LVCMOS18、および LVCMOS25 の入力は、VCCO レベルが一致するバンクに含める必要があります。 このバンク規則の厳しすぎる制限は、9.1.03i で修正されています。 サービス パック 3 は次から入手できます。
japan.xilinx.com/download

これ以前のソフトウェア バージョンを使用する際に、VCCO 値が高いバンクに配置する場合 (VCCO が 3.3V のバンクに LVCMOS25 を、2.5V のバンクに LVCMOS15 を配置するなど) は、FPGA Editor で I/O 規格を修正し、DRC チェックなし (bitgen -d) で BitGen を実行します。 この問題を回避する方法の詳細は、ザイリンクス テクニカル サポートへお問い合わせください。
http://japan.xilinx.com/support/clearexpress/websupport.htm

AR# 21681
日付 04/25/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加