UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21717

Spartan-3E、IDDR2 - インスタンスにより、カスケード接続したデータ パスが適切にプログラムされない場合がある

説明

キーワード : IDDR2, program, fail, hardware, プログラム, エラー, ハードウェア

DDR_ALIGNMENT 属性を 「C1」 または 「C0」 に設定して IDDR2 コンポーネントを使用すると、ハードウェアでデザインが実行できません。 タイミング シミュレーションでは、デザインに問題はありません。

ソリューション

DDR_ALIGNMENT が C0 または C1 に設定されている場合に、階層になったデータ パスがハードウェアで正しくプログラムされておらず、入力データが正しく登録されません。

この問題は、最新版の 7.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。 http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、7.1i サービス パック 4 以降に含まれます。

DDR_ALIGNMENT をデフォルト設定の NONE にすると、IDDR2 を正しく使用できます。
AR# 21717
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加