UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21724

11.1 Virtex-4 PAR - 「ERROR:Place:645 - A clock IOB clock component is not placed at an optimal clock」というエラー メッセージが表示される

説明


クロック対応 I/O を介するクロック入力を使用したデザインを実行すると、PAR で次のようなエラー メッセージが表示されます。 ''ERROR:Place:645 - A clock IOB clock component is not placed at an optimal clock IOB site The clock IOB component <CLK> is placed at site IOB_X1Y84.

Theclock IO site can use the fast path between the IO and the Clock buffer/GCLKif the IOB is placed in the master Clock IOB Site. If this sub optimalcondition is acceptable for this design you may set the environment variableXIL_PLACE_ALLOW_LOCAL_BUFG_ROUTING to demote this message to a WARNING andallow your design to continue."

ソリューション


このエラーは、デザインでグローバル クロック バッファを駆動するのにクロック IOB サイトが使用されていない場合に表示されます。クロック IOB サイトには、グローバル バッファへの専用配線パスがあり、配線遅延も低減されています。

メモ : このエラーが発生する原因となる一般的な設計ミスとして、シングル エンドのクロック入力がクロック I/O 差動ペアの N 側に LOC 制約で固定されている場合が挙げられます。 専用配線リソースは差動ペアの P 側のみにあるので注意してください。グローバル クロック IOB を選択している場合、ピン定義に「GC」と記述のあるサイトを選択するだけでは十分ではありません。差動ペアの「P」側を選択することも必要です。たとえば、IO_L1P_GC_CC_LC_3 はグローバル クロック IOB サイトとして有効なピン定義ですが、IO_L1N_GC_CC_LC_3 は有効ではありません。

遅延の大きい汎用配線リソースを使用しても問題ない場合は、XIL_PLACE_ALLOW_LOCAL_BUFG_ROUTING 環境変数を設定すると、このエラーが警告として表示されます。

Windows
SET XIL_PLACE_ALLOW_LOCAL_BUFG_ROUTING=1

Linux および Solaris
setenv XIL_PLACE_ALLOW_LOCAL_BUFG_ROUTING 1

汎用配線リソースを使用することによる遅延の増加が問題となる場合は、入力を有効なクロック IOB サイトに制約する必要があります。

クロックが固定されている I/O のタイプを確認するには、『Virtex-4 Packaging and Pinout Specification』を参照してください。
http://japan.xilinx.com/xlnx/xweb/xil_publications_index.jsp?category=User+Guides
[FPGA デバイス ファミリ] → [Virtex-4] → [Virtex-4 パッケージおよびピン配置の仕様] をクリックしてください。

ISE 環境変数の設定に関する一般情報は、(ザイリンクス アンサー 11630) を参照してください。

入力に制約が設定されていない場合、グローバル クロック コンポーネントが配置できないため、このエラーが発生する場合があります。クロック IO、BUFGCTRL、DCM、PMCD、PLL、GT11CLK などの接続されたグローバル クロック コンポーネントの配置は厳密に規定されており、すべての規則が満たされる必要があります。グローバル クロックの配置規則の詳細は、ユーザー ガイドのグローバル クロックのセクションを参照してください。

可能な配置があるのに PAR で見つからなからない場合にもこのエラーが発生する可能性があります。エラー メッセージで示されているコンポーネントを LOC 制約を使用して有効なサイトに固定すると、PAR での配置が向上します。
AR# 21724
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • Virtex-4 FX
  • Virtex-4 LX
  • Virtex-4 QPro/R
  • Virtex-4 SX
ツール
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • ISE Design Suite - 11.3
  • More
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
  • Less
このページをブックマークに追加