UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21755

Spartan-6 および Spartan-3 ジェネレーション FPGA DCM - DCM の入力クロックの周波数を変更する方法

説明


DCM の入力クロックの周波数を変更する方法を教えてください。

たとえば、入力周波数を 25MHz から 26MHz に変更する必要があります。

ソリューション


DCM がロックされた状態を保持するには、ご使用のデバイス ファミリのデータシートに記載されている入力クロック要件を満たす必要があります。入力クロック周波数を変更するとこの要件に違反することになり、DCM のロックが解除されます。そのため、周波数を変更するには、新しい周波数が安定したときに DCM をリセットするかリコンフィギュレーションします。最小リセット パルス幅の要件も満たす必要があります。この要件は、デバイスのデータシートで DCM_RST_PW_MIN パラメータとして定義されています。

Spartan-3 FPGA

DCM のリセットは、入力周波数を現在の DCM コンフィギュレーション (_MODE = Low または High) でサポートされる範囲内の周波数に変更する場合にのみ可能です。たとえば、入力クロック周波数を 25MHz から 26MHz に変更する場合、両方の周波数が低周波数モードでサポートされる範囲内なので、DCM のリセットのみが必要です。リセットは、上記のガイドラインに従って適用する必要があります。

新しい周波数が現在の DCM コンフィギュレーションの周波数モード設定でサポートされない場合、DCM をリコンフィギュレーションして _MODE 設定を変更する必要があります。たとえば、入力クロック周波数を 47MHz から 168MHz に変更するには、リコンフィギュレーションして FREQUENCY_MODE 属性を Low から High に変更する必要があります。この場合、2 つの周波数が同じ周波数モードでサポートされないので、DCM のリセットでは不十分です。

Spartan-3E、Spartan-3A、Spartan-3AN、および Spartan-3A DSP FPGA

Spartan-3E/-3A/-3AN/-3A DSP の DCM では、ソフトウェアで周波数モードを設定する必要はありません。周波数モードは、デバイスおよびプロパティ設定から検出されます。そのため、入力周波数を変更する場合に周波数モードをリセットして FPGA をリコンフィギュレーションする必要はありません。サポートされる範囲内で入力周波数を変更する場合、DCM のみをリセットする必要があります。

Spartan-6 FPGA

Spartan-6 FPGA の DCM では、ソフトウェアで周波数モードを設定する必要はありません。周波数モードは、デバイスおよびプロパティ設定から検出されます。そのため、入力周波数を変更する場合に周波数モードをリセットして FPGA をリコンフィギュレーションする必要はありません。サポートされる範囲内で入力周波数を変更する場合、DCM のみをリセットする必要があります。

DCM_CLKGEN を使用する場合、不適切な入力周波数の変動を回避するのに役立つ追加機能があります。フリー ランニング オシレータ モードを使用すると、DCM を入力クロックにロックして開始できます。LOCK が High になると、出力は同じ周波数でトグルし続けますが、入力は DCM が再びリセットされるまで無視されます。これにより、入力クロックの変動は無視されます。詳細は、『Spartan-6 FPGA クロック リソース ユーザー ガイド』 (UG382) を参照してください。
http://japan.xilinx.com/support/documentation/spartan-6_user_guides.htm


その他のリソース

Spartan-6 FPGA データシートは、次のサイトから参照できます。
http://japan.xilinx.com/support/documentation/data_sheets/ds162.pdf

Spartan-3A FPGA データシート (DS529) は、次のサイトから参照できます。
http://japan.xilinx.com/support/documentation/spartan-3a_data_sheets.htm


Spartan-3E FPGA データシート (DS312) は、次のサイトから参照できます。
http://japan.xilinx.com/support/documentation/spartan-3e_data_sheets.htm


Spartan-3 FPGA データシート (DS099) は、次のサイトから参照できます。
http://japan.xilinx.com/support/documentation/spartan-3_data_sheets.htm


DCM の入力クロック要件に関する詳細は、『Spartan-3 ジェネレーション FPGA ユーザー ガイド』 (UG331) を参照してください。
http://japan.xilinx.com/support/documentation/spartan-3a_user_guides.htm

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
46790 Spartan-6 FPGA デザイン アシスタント - 一般的なクロック設定のトラブルシュート N/A N/A
AR# 21755
日付 02/04/2013
ステータス アクティブ
種類 一般
デバイス
  • Spartan-3
  • Spartan-3 XA
  • Spartan-3A
  • More
  • Spartan-3A DSP
  • Spartan-3AN
  • Spartan-3E
  • Spartan-6 LX
  • Spartan-6 LXT
  • Less
IP
  • Digital Clock Manager (DCM) Module
このページをブックマークに追加