UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21797

FPGA コンフィギュレーション - CCLK 周波数に最低限必要な条件について

説明

キーワード : duty cycle, Virtex, Virtex-II, Virtex-II Pro, Virtex-4, Spartan-II, Spartan-IIE, Spartan-3, Spartan-3E, デューティ サイクル

重要度 : 標準

概要 :
CCLK 周波数に最低限必要な条件について

ソリューション

CCLK 周波数と High/Low の回数が合ってさえいれば、デューティ サイクルは必要ありません。 CCLK は必要なだけ遅くできます。 CCLK のタイミング仕様は、すべて該当するデバイスのデータシートに記述されています。 データシートには必要なタイミング仕様がすべて含まれます。
AR# 21797
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加