UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21911

Virtex-4 XtremeDSP Slice および MAP 7.1.03i - クロック イネーブルが無効になっている理由。 XtremeDSP Slice (DSP48) からの出力がない理由。POUT が 0 になっている理由。

説明

キーワード : GND, VCC, AREG, BREG, MREG, PREG, A_REG, B_REG, M_REG, P_REG

重要度 : 標準

概要 :
XtremeDSP Slice (DSP48) でクロック イネーブルが無効になっているのはなぜですか。 XtremeDSP Slice (DSP48) からの出力がないのはなぜですか。 POUT が 0 になっているのはなぜですか。

ソリューション

この問題は、最新版の 7.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。 http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、7.1i サービス パック 4 以降に含まれます。

ISE 7.1i サービス パック 3 のこの問題を回避するには、次の環境変数を設定してください。
XIL_MAP_NO_DSP_AUTOREG = 1

メモ : 環境変数を設定した場合、XtremeDSP Slice (DSP48) にレジスタが組み込まれず、パフォーマンスに影響することがあります。
AR# 21911
日付 09/04/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加