UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21935

System Generator for DSP および XtremeDSP 開発キット - ハードウェア協調シミュレーション実行中に BenONE マザー ボードの ピン ユーザー ヘッダにアクセスする方法

説明

キーワード : Simulink, MATLAB, signal, processing, toolbox, blockset, user I/O, HITL, hw co-sim, 信号, 処理, ツール ボックス, ブロックセット, ユーザー I/O, ハードウェア協調シミュレーション

Hardware in the Loop (ハードウェア協調シミュレーション) を実行しているときに、BenONE マザー ボードの 40 ピン ユーザー ヘッダにアクセスする方法を教えてください。

ソリューション

現在のところ、ハードウェア協調シミュレーション中に、40 ピン ユーザー ヘッダやSystem Generator の XtremeDSP ブロックセットで定義されていないほかの I/O にはアクセスできません。

ネットリスト フローを使用し、HDL ネットリストを ISE にエクスポートしてビットストリームを生成した場合は、どの I/O にもアクセスできます。 ユーザー定義のメモリ以外にマップしたポートをハードウェア協調シミュレーションで使用して新しいボード パッケージを作成することもできますが、JTAG しかサポートされず、PCI または XtremeDSP の USB インターフェイスを使用することができません。

AR# 21935
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加