UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 21946

LogiCORE Dual Port Block Memory v6.3 - リリース ノートおよび既知の問題

説明

キーワード : CORE Generator, BRAM, ramb16, DP, blkmem, block RAM, ブロック RAM

重要度 : 標準

概要 :
このアンサーは、7.1i IP アップデート 3 でリリースされた Dual Port Block Memory v6.3 コアに関するリリース ノートで、次の項目が含まれています。

- 新機能
- 修正点
- 既知の問題

7.1i IP アップデート 3 のインストール方法とツール要件に関しては、(Xilinx Answer 21938) を参照してください。

ソリューション

新機能
なし

修正点
CR213757 : COE ファイル読み込みの問題を修正しました。

既知の問題
(Xilinx Answer 21982) BitGen で「ERROR:PhysDesignRules:1088 - Dangling pins on block:<blkmemv2_dp...>」というエラー メッセージが表示される
(Xilinx Answer 22029) タイミング シミュレーションで「ASSERT/ERROR (time 1400 NS) from process :compare_output1」というエラー メッセージが表示される
(Xilinx Answer 22223) 立ち下がりエッジでコアが生成されない
AR# 21946
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加