We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 2195

JTAG - Test-Logic-Reset ステートでアップデート ラッチおよびデータ レジスタはリセットされますか


キーワード : Test-Logic-Reset, boundary scan, JTAG, update latch, state, XC4000, XC5200, バウンダリ スキャン, アップデート ラッチ, ステート

重要度 : 標準

概要 :
デバイスが Test-Logic-Reset のステートになると、バウンダリ スキャン回路にあるアップデート ラッチおよびデータ/命令 レジスタはどうなりますか。 これらはセットまたはリセットされますか。


デバイスが Test-Logic-Reset のステートになると、BYPASS 命令が使用されるため、命令レジスタおよびアップデート ラッチがセットされ、出力は High になります。

1 ビットの BYPASS レジスタが BYPASS 命令で選択されます。 Shift-DR 命令を実行すると、このレジスタのデータをシフトできます。
AR# 2195
日付 12/15/2012
ステータス アクティブ
タイプ 一般